Google 发布 Coral NPU 完整 32 位架构与 v1.0 编译器，Synaptics 同步推出商用芯片和开发板

2026年10月20日

AI 一些最引人注目的用例正直接发生在我们身边的设备上。你首先会在可穿戴设备等需要实时理解上下文的个人设备中看到它，并且越来越多地出现在自主机器人和智能传感器等企业和工业系统中。这些体验要求低延迟、严格的隐私保护和全天候可靠性，不能依赖与云端的持续往返通信。

边缘 AI 与云端互补，共同带来最佳的 AI 体验。二者依赖上下文与智能在两端之间的持续流动，形成一种模型级联：信息在正确的时间、正确的地点被采集和处理。边缘端的超低功耗模型可以持续感知并实时响应，同时在需要更深层推理时无缝移交给更大的端侧或云端模型。

然而，为边缘构建应用远比应有的难度更大。云端基础设施已围绕少数标准软件栈实现统一，而边缘却分散在数百种专有芯片架构和不兼容的工具链之中。对机器学习开发者而言，这造成了沉重的碎片化税负：你最终要为所针对的每一款芯片重写内核、重新量化模型，并调试厂商专用的编译器。

去年，Google Research 推出了 Coral NPU，其理念很简单：开放的硬件和软件标准是统一边缘、释放开发者生产力和可移植性的唯一途径。我们基于标准的、以机器学习为先的 RISC-V 架构，搭配可靠的开源工具链，让开发者确信他们的模型能够编译并运行，使团队只需优化一次模型，即可跨不同的 SoC 厂商、设备和功耗范围进行部署。

今天，我们在 Coral 工作中达成三个重要里程碑：

• 完整的 32 位 Coral NPU 架构（里程碑 1–4）：包括我们全新的矩阵执行单元，可配置至最高 1 TOPS，推理时目标平均功耗为 10mW。
• 基于 IREE/MLIR 的 Coral Compiler v1.0：一个开源、端到端的编译器和仿真栈，可将 JAX、PyTorch 和 TensorFlow 模型直接编译到 Coral NPU 硬件目标。
• 搭载 Coral NPU 的新款 MCU 芯片：发布第二代 Synaptics Astra® SR200 系列（400 GOPS）微控制器芯片。
• 全新 Coralboard 套件：推出全新的 Coralboard™ SR，同时 Coralboard SL（1 TOPS）通过 DigiKey 在全球发售。

软硬件协同设计：在合适的功耗范围内实现合适的性能

解决边缘的碎片化问题，远不止发布一套指令集那么简单。过去，许多边缘加速器在设计时追求规格表上的高峰值算力，而把软件支持留给编译器团队日后解决。在实践中，不受支持的神经网络层会回退到通用 CPU 上运行，这可能损害延迟并消耗电池。

我们从一开始就将 Coral NPU 架构与其编译器协同设计。我们不追逐峰值指标，而是专注于能源可行的计算：帮助你的应用在合适的功耗范围内提供合适的性能。

完善 Coral NPU 32 位架构

在过去一年中，我们发布了 32 位 Coral NPU 设计的前三个里程碑：用于控制流的 C 语言可编程 RISC-V 标量前端（里程碑 1）、用于 SIMD 操作的 RVV v1.0 向量协处理器（里程碑 2），以及支持浮点运算的紧耦合内存子系统（里程碑 3）。随着本月矩阵执行单元（里程碑 4）的发布，32 位架构已完整成型。

标量和向量单元非常适合通用控制逻辑和信号处理，但现代 ML 工作负载——从视觉编码器到 transformer 注意力层——大部分时间都花在二维矩阵-矩阵（GEMM）和矩阵-向量（GEMV）乘法上。在一维向量引擎上运行二维矩阵运算，会迫使芯片反复从内存中加载权重和激活值，这意味着移动数据所消耗的能量可能超过实际计算。

我们的矩阵执行单元利用 RISC-V VME 规范（正式属于 Zvt 系列）来满足这一需求，并采用专用的外积乘累加（MAC）引擎。由于外积引擎可在单个周期内完成整个二维瓦片的运算（每周期 256 次 MAC），它能在本地寄存器内直接复用权重和激活值。这为核心带来了二次方吞吐量扩展，可配置至最高 1 TOPS。

在低于 10 mW 的功耗范围内配备专用矩阵引擎，改变了开发者能在小电池设备上构建的应用。设备不再局限于简单的关键词识别或基础运动检测，而是可以运行持续的多模态工作负载，包括 Gemma 等紧凑型 transformer 模型、可穿戴设备上的实时语音翻译、助听设备上的空间音频滤波，以及机器人上的低延迟视觉感知。

为帮助芯片团队将这一开放设计直接投入商业量产，完整的32 位 RTL 现已在 GitHub 上提供。

通过 v1.0 IREE/MLIR 编译器连接模型与芯片

为了让硬件易于作为目标平台而无需编写自定义汇编，我们还发布了开源 MLIR/IREE 编译器工具链的 v1.0 基础版本。

借助这一技术栈，你可以将来自 JAX、PyTorch 或 TensorFlow 的模型通过 StableHLO 和 TOSA 等标准表示引入。编译器会在主机 CPU 和 Coral NPU 核心之间划分工作负载，处理算子融合，将矩阵分块以适配本地 SRAM 和矩阵累加器，并逐步将工作负载直接下沉为 Coral NPU 标量、RVV v1.0 向量和 VME 矩阵指令。配合我们的开源 MPACT 模拟器和参考 FPGA 设计，硬件和软件团队可以在芯片进入流片之前对模型进行基准测试并调优芯片配置。

生态系统实践：从晶圆厂和 IP 就绪到商业芯片

将开放标准转化为商业芯片需要整个半导体价值链的协作。为帮助芯片合作伙伴将这一开放设计直接投入商业量产，完整的 32 位 RTL 现已在 GitHub 上提供，我们正与 VeriSilicon 合作进行设计实现和验证（DV），以确保为流片做好交钥匙准备。我们还正与 GlobalFoundries 在其 12LP+ FinFET 工艺上展开合作——将核心时序提升 70%，并在 RTL 迭代中将标准单元面积最多减少 15%，同时持续评估用于矩阵执行单元的 12LP+ 超低功耗库。

在商用芯片方面，我们与 Synaptics 的合作表明，这一开放标准能够多么迅速地转化为适用于各种不同功耗预算的真实硬件，而无需割裂软件体验。

在 Synaptics 技术日（2026 年 10 月 20 日）上，Synaptics 将推出三款基于 Coral NPU 技术、并由开放 IREE/MLIR 工具链支持的商用芯片和硬件产品：

• 第二代芯片——Synaptics Astra SR200 系列：已完成流片并于本月发布，SR200 系列集成了第二代 Coral NPU IP（包括 Milestone 2 RISC-V Vector Core 支持），可在超低功耗 MCU 封装中提供 400 GOPS 的性能。它专为电池供电的可穿戴设备和工业传感器节点而设计。
• 全新 Synaptics Coralboard SR 亮相：一款由 Astra SR200 系列驱动的新 Coralboard SR 开发者套件，专为 MCU 级边缘和物理 AI 应用的快速原型开发而设计。
• Synaptics Coralboard SL 正式全面上市（GA）：继我们在 Google I/O 上的限量预览之后，Coralboard SL 现已通过 DigiKey 在全球全面上市，SDK 和文档可在 Synaptics Coralboard 开发者页面获取。它由搭载 1 TOPS Torq™ / Coral NPU 子系统的 Astra SL2619 处理器驱动，为基于 Linux 的物联网和机器人带来 transformer 和多流视觉加速能力。

由于这两个产品系列都构建在相同的架构和编译器基础之上，ML 团队可以只优化一次模型，然后使用相同的工作流将其部署到毫瓦级可穿戴设备（Coralboard SR）或 1 TOPS 板卡（Coralboard SL）上。Coralboard 产品线由我们与硬件及系统级模块合作伙伴 Grinn 合作开发，还为团队提供了一条从开发套件原型到商用生产硬件的直接路径。

开始使用 Coral NPU 构建

随着我们的 32 位架构和 v1.0 编译器栈就位，我们已经在着手路线图的下一阶段，包括 64 位 Coral NPU 架构以及面向安全性的 CHERI 支持。

无论您是在设计定制边缘 SoC、从事 ML 编译器工作，还是将模型部署到可穿戴设备和机器人，Coral NPU 都能帮助您获得一条从模型到芯片的开放路径。以下是可以开始入手的途径：

• 阅读文档：访问 developers.google.com/coral 获取架构指南、文档和教程。
• 探索代码：在 GitHub 上查看完整的32 位 RTL（包括 Milestone 4 Matrix Execution Unit）、v1.0 IREE/MLIR 编译器栈以及 MPACT 模拟器。
• 获取开发套件：立即在 DigiKey 上订购已全面上市的 Synaptics Coralboard SL，并在 Synaptics Coralboard 开发者页面探索全新的 Astra SR200 系列和 Coralboard SR。

上一篇

下一篇